

Soluzione della prova scritta di Fondamenti di Elettronica

del 3 febbraio 2016, parte digitale

- 1) Il circuito è un full-adder. Essendoci invertitori prima delle uscite S e Co, per analizzare la funzione logica basta guardare le reti di pull-down a monte degli invertitori stessi. Si nota subito che

$$Co = AB + BC + AC$$

$$S = ABC + \bar{C}(A + B + C)$$

- 2) La discesa di Co implica scarica di C_L tramite il transistor nMOS dell'invertitore. La C_{in} di tale invertitore deve essere caricata dalla rete di pull-up a monte. Quindi:

$$t_{fall} = \frac{2 \cdot 2C_{inv}}{\beta_p' S_{p,eq} V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta_n' V_{DD}} F(V_T/V_{DD})$$

dove $F=2.09$. La capacità di ingresso dell'invertitore ad area minima è:

$$C_{inv} = (S_n + S_p) \cdot C_{M1} = 1.35fF$$

con $C_{M1} = (C_{OX} L_{MIN}^2)$ e $S_n=1$ $S_p=2$.

Il dimensionamento equivalente della rete di pull-up nel caso peggiore vale

$$S_{p,eq} = \frac{1}{\frac{1}{4} + \frac{1}{2} + \frac{1}{2}} = 4/5$$

Cioè, abbiamo la serie dei 2 pMOS comandati da A e B, in serie col parallelo dei 2 pMOS comandati anche loro da A e B.

Otteniamo infine $t_{fall}=826ps$.

- 3) Il ritardo di un invertitore con $S_n=1$ $S_p=2$ che carica una capacità C_{inv} calcolata al punto 2 vale:

$$t_{p0} = \frac{2C_{in}}{\beta_n' V_{DD}} F(V_T/V_{DD}) = 10.4ps$$

- 4) Ogni stadio ritarda t_{p0} per il rapporto tra capacità di uscita e di ingresso, quindi:

$$t_p = t_{p0} \left(u + \frac{4}{u} + \frac{C_L}{4C_{in}} \right)$$

la minimizzazione fornisce

$$u = \sqrt{4} = 2$$

Segue

$$t_p = t_{p0} \left(2 + 2 + \frac{C_L}{4C_{in}} \right) = 1.01ns$$